7nm が製造プロセスの物理的限界であるなら、1nm の概念とは何でしょうか?

20年以上適用されてきたムーアの法則は、近年徐々に破綻の兆しを見せている。チップ製造の観点から見ると、7nm はシリコンチップの物理的な限界です。しかし、海外メディアの報道によると、ローレンス・バークレー国立研究所のチームが物理的限界を打ち破り、カーボンナノチューブ複合材料を使用して、既存の最先端のトランジスタプロセスを14nmから1nmに削減したという。では、なぜ 7nm がシリコンチップの物理的限界なのでしょうか。また、カーボンナノチューブ複合材についてはどうでしょうか。アメリカの技術革新に直面して中国は何をすべきか？ XX nm製造プロセスのコンセプトは何ですか?チップ製造プロセスは、90nm、65nm、40nm、28nm、22nm、14nm などと表現されることが多いです。たとえば、Intel の最新の第 6 世代 Core シリーズ CPU では、Intel 独自の 14nm 製造プロセスが使用されています。今日の CPU には、ソース、ドレイン、およびそれらの間のゲートで構成される数十億個のトランジスタが統合されています。電流はソースからドレインに流れ、ゲートは電流のオンとオフを制御します。いわゆるXX nmは、実際にはCPU上に形成された相補型酸化物金属半導体電界効果トランジスタのゲートの幅を指し、ゲート長とも呼ばれます。ゲート長が短いほど、同じサイズのシリコンウェハー上に集積できるトランジスタの数が多くなります。Intel はかつて、ゲート長が 130nm から 90nm に短縮されると、トランジスタが占める面積が半分になると主張していました。チップトランジスタの集積レベルが同じであれば、より高度な製造プロセスを使用することで、チップ面積と消費電力が小さくなり、コストが低くなります。ゲート長はフォトリソグラフィゲート長と実際のゲート長に分けられ、フォトリソグラフィゲート長はフォトリソグラフィ技術によって決まります。フォトリソグラフィにおける光の回折と、チップ製造にはイオン注入、エッチング、プラズマ洗浄、熱処理などのステップも含まれるため、フォトリソグラフィのゲート長と実際のゲート長の間には不一致が生じます。さらに、同じプロセス技術でも、実際のゲート長も異なります。たとえば、サムスンも 14nm プロセス技術を採用したチップを発売していますが、そのチップの実際のゲート長は、インテルの 14nm プロセスチップとは若干異なります。なぜ 7nm が物理的な限界だと考えられるのでしょうか?トランジスタゲートの長さを短くすると、CPU にさらに多くのトランジスタを統合したり、トランジスタの面積と消費電力を効果的に削減して、CPU のシリコンコストを削減したりできるようになります。このため、CPU メーカーは単位面積あたりに集積されるトランジスタの数を増やすために、トランジスタのゲート幅を狭める努力を惜しみません。しかし、この方法では電子の移動距離も短くなるため、トランジスタチャネルのシリコンベースプレートを介してトランジスタ内部の電子が負極から正極へ自発的に移動しやすくなり、リークが発生します。さらに、チップ内のトランジスタの数が増えると、もともと数原子層の厚さだった二酸化シリコンの絶縁層が薄くなり、漏れる電子が増えることになります。その後のリーク電流により、チップの追加電力消費が増加します。漏洩問題を解決するために、IntelやIBMなどの企業はさまざまな方法を採用してきました。たとえば、Intel は、リーク問題を解決するために、高誘電体フィルムと金属ゲート集積回路を製造プロセスに統合しました。 IBM は、ソースとドレインの下に強力な誘電体膜の層を埋め込むことでリーク問題を解決する SOI 技術を開発しました。さらに、FinFET テクノロジがあります。絶縁層の表面積を増やすことで静電容量値を高め、リーク電流を減らし、電子遷移を防ぎます。上記の方法は、ゲート長が 7nm を超える場合、リーク問題をある程度効果的に解決できます。しかし、既存のチップ材料を使用すると、トランジスタのゲート長が 7nm 未満になると、トランジスタ内の電子が簡単にトンネル効果を生み出すため、チップ製造に大きな課題が生じます。この問題に対処するには、7nm 未満のトランジスタを製造するためにシリコンに代わる新しい材料を見つけることが効果的な解決策です。 1nmプロセストランジスタはまだ研究段階にある カーボンナノチューブは、近年非常に人気が高まっているグラフェンと関連しています。ゼロ次元フラーレン、1次元カーボンナノチューブ、2次元グラフェンはすべてカーボンナノマテリアルのファミリーに属し、特定の条件が満たされると形状を変換できます。カーボンナノチューブは特殊な構造を持つ一次元物質です。半径寸法はナノメートルに達し、軸方向寸法はマイクロメートルです。チューブの両端は一般的に密閉されているため、強度に優れています。同時に、その巨大なアスペクト比により、優れた靭性を備えた炭素繊維となることが期待されています。カーボンナノチューブとグラフェンは電気と機械の面で類似した特性を持ち、優れた電気伝導性、機械特性、熱伝導性を備えているため、カーボンナノチューブ複合材料はスーパーキャパシタ、太陽電池、ディスプレイ、生物検出、燃料電池などへの応用が期待されています。さらに、グラフェン/カーボンナノチューブ複合電極にCdTe量子ドットを追加して光電スイッチを作ったり、金属粒子をドーピングして電界放出デバイスを作ったりするなど、いくつかの修飾子をドープしたカーボンナノチューブ複合材料も広く注目を集めています。今回海外メディアが報じたところによると、ローレンス・バークレー国立研究所は、現行の最先端トランジスタプロセスを14nmから1nmにまで削減したという。そのトランジスタは二硫化モリブデンを添加したカーボンナノチューブで作られています。しかし、この技術的成果は、まだ実験室での技術的ブレークスルーの段階にあり、現在のところ商業的な大量生産を行う能力はありません。この技術が将来的に主流の商用技術になるかどうかはまだ分からない。
技術の進歩は必ずしも商業上の利益をもたらすわけではない。過去数十年にわたり、ムーアの法則が実際に発効したことにより、中国の半導体製造技術は西側諸国に追いつく過程で常に諸外国に遅れをとっていた。近年、チップ製造技術の進歩は鈍化し、ムーアの法則は無効となり、これは中国の半導体産業が西側諸国に追いつく上で大きな利益となっている。ムーアの法則が失敗したのは、一方ではリソグラフィー装置やエッチング装置などの高度な機器や高度なチップ製造技術の研究開発が困難で多額の資本を必要とするという技術的な要因と、他方では商業的な要因の両方によるものです。製造プロセスが 28nm に到達するまで、製造技術のあらゆる進歩により、チップメーカーは莫大な利益を上げることができます。しかし、製造プロセスが14/16nmに達すると、技術の進歩によってチップのコストは実際に上昇します。Intelが最初に14nm製造プロセスを開発したとき、そのマスクコストは3億ドルだったと報告されています。もちろん、時間が経ち、TSMCとSamsungが14/16nmプロセスを習得すれば、現在の価格はそれほど高くなくなるはずですが、 Intelは現在10nmプロセスを開発しており、Intelの公式見積もりによると、マスクコストは少なくとも10億ドルになります。新しい製造プロセスが高価である理由は、一方では新しいプロセスの研究開発コストが高く、歩留まりが低いこと、他方ではフォトリソグラフィー装置やエッチング装置などの装置の価格が非常に高価であることにあります。したがって、たとえ高度な製造プロセスが技術的に成熟していたとしても、マスクのコストが過度に高くなると、顧客は最先端の製造プロセスを採用することを選択する前に再考することになります。例えば、 10nm製造プロセスチップの生産量が1,000万個未満の場合、チップ1個あたりのマスクコストだけで100ドルにもなります。低収益のチップ設計会社の国際的に一般的な価格戦略である 8:20 価格設定方式、つまりハードウェアコストが 8 の場合、価格は 20 です。この価格が高いとは思わないでください。実は非常に低いのです。 Intel の一般的な価格戦略は 8:35 で、AMD は歴史的に 8:50 に達しています... チップコストとパッケージングおよびテストコストを除いたとしても、この 10nm CPU の価格は 250 ドルを下回ることはありません。同時に、顧客が比較的少ないため、膨大な生産量にコストを分散することが難しく、最終的には同社の高度な製造プロセスの開発と商業的応用が遅れることになります。このため、業界関係者の中には、28nm 製造プロセスが非常に動的であり、今後数年間は使用され続けると考えている人もいます。中国は現実的な問題を現実的に解決すべき ローレンス・バークレー国立研究所が最先端のトランジスタプロセスを 14nm から 1nm に削減したという事実は、単に研究所内での技術的なブレークスルーに過ぎないため、あまり深刻に受け止める必要はありません。たとえ一歩引いて、この技術は成熟しており、商業化できると言っても、その商業化の難しさは、Intel が開発している 10nm 製造プロセスよりもはるかに高く、コストが非常に高くなるため、この技術を使用して製造されたチップの価格は高いままになり、この技術を選択する顧客が少なくなり、悪循環が生じます...商業的な観点から見ると、ほとんどの IC 設計会社は、おそらく依然として比較的成熟した、または比較的「古い」製造プロセスを選択するでしょう。現在の中国半導体業界にとって、7nmの物理的限界を探求し突破するために膨大な人的資源、物的資源、資金を費やすよりも、限られた人的資源、物的資源、資金を使って28nmプロセス技術のIPライブラリを改善し、14nm製造プロセスの商業的大量生産を実現する方がよい。結局のところ、国防や安全保障の分野では、既存の製造プロセスで十分です（米国の軍事チップの多くはまだ 65nm です）。商用チップの場合、製造プロセスに対する要件はそれほど高くありません。産業用制御チップ、自動車用電子機器、無線周波数などはすべて、一部のハードウェア愛好家にとっては古く見えるプロセスを使用しています。 PC、携帯電話、タブレットの CPU と GPU の場合、14nm/16nm 製造プロセスではすでにパフォーマンスと消費電力の要件を非常にうまくバランスさせることができます。著者は、7nm の物理的限界を突破するために新しい材料の開発に多くのリソースを費やすよりも、現実的な問題を現実的に解決する方がよいと考えています。

今日頭条の青雲計画と百家曼の百+計画の受賞者、2019年百度デジタル著者オブザイヤー、百家曼テクノロジー分野最人気著者、2019年捜狗テクノロジー文化著者、2021年百家曼季刊影響力のあるクリエイターとして、2013年捜狐最優秀業界メディア人、2015年中国ニューメディア起業家コンテスト北京3位、2015年光芒体験賞、2015年中国ニューメディア起業家コンテスト決勝3位、2018年百度ダイナミック年間有力セレブなど、多数の賞を受賞しています。

<<: IDC: AI を活用したスマートフォンの支出は 2028 年に 320 億ドルに達する

>>: 同じブロードバンドの価格がなぜ2倍も違うのでしょうか?